CONCEPTION POUR LES ÉTUDES DE TESTABILITÉ ET DE FAISABILITÉ

Arxtron Technologies a développé un processus complet de conception pour la testabilité (DFT) au fil des ans. Les équipes de conception d’équipementiers renommés des secteurs des télécommunications, de la médecine et de l’automobile ont utilisé les recommandations DFT d’Arxtron pour maximiser et/ou optimiser leur couverture de test en circuit (ICT) et de balayage périphérique.

CONCEPTION POUR LA TESTABILITÉ

  • Analyse de la mise en page
  • Tester l’analyse des accès
  • Analyse des luminaires
  • Analyse de simulation de déformation
  • Analyse de la topologie de conception (Schémas)
  • Recommandations d’accès critiques
  • Couverture d’accès limitée
  • Techniques de réduction des points de test
  • Analyse intelligente des besoins en énergie
  • Analyse des exigences d’analyse des limites
  • Analyse de la chaîne de balayage des limites
  • Exigences de séquencement d’alimentation
  • Exigences de programmation Flash
  • Développement d’algorithmes de programmation Flash
  • Analyse des coupons de test
  • Couverture prédictive
  • Rapport DFT et revues de conception

ÉTUDES DE FAISABILITÉ

  • Vérification BSDL
  • Vérification de la conformité Boundary Scan
  • Intégrité du registre de balayage des limites
  • Séquençage de l’alimentation géré par ATE
  • Vérification du test de cluster d’analyse des limites
  • Programmation PMIC de puissance intelligente
  • Programmation ISP chez ICT (MCU, NAND, eMMC)